Biblioteki napisane w VHDL

pyxhdl

Python Frontend dla VHDL i Verilog.
  • 7
  • GNU General Public License v3.0

SoC

Kurs Github Repo for Embedded FPGA autorstwa Vincenta Claesa.
  • 7

rggen-sample

  • 7
  • MIT

REX_Classic

REX dla TRS-80 Model 100, 102, 200.
  • 7

fiate

Automatyczny sprzęt do testowania wtrysku błędów.
  • 6
  • Apache License 2.0

upduino-projects

Różne projekty VHDL, nad którymi pracowałem dla Upduino v2.0 i v3.0.
  • 6
  • GNU General Public License v3.0 only

BYU_PYNQ_PR_Video_Pipeline_Hardware

Sprzęt do rurociągów wideo BYU Pynq PR.
  • 6

cyc1000-rsu

Projekt zdalnej aktualizacji systemu CYC1000 FPGA.
  • 6
  • MIT

WARP_Core

Rdzeń procesora Wilson AXI RISCV.
  • 6

hVHDL_fpga_interconnect

magistrala łącząca napisana w języku VHDL do uzyskiwania dostępu do danych w modułach FPGA.
  • 5
  • MIT

video_processing

Przetwarzanie wideo w czasie rzeczywistym na FPGA.
  • 4

hVHDL_gigabit_ethernet

Biblioteka VHDL do syntetyzowalnego minimalnego gigabitowego Ethernetu z interfejsem RGMII, minimalnym ethernetem, parserami nagłówków ip i udp.
  • 4
  • MIT

minitel2.0

Zbudowanie nowoczesnej jednostki obliczeniowej ze starego minitela do zastosowań domowych.
  • 4
  • GNU General Public License v3.0 only

rggen-vhdl-rtl

  • 4
  • MIT

vc_axi

  • 3

TectOH

Otwarta sprzętowa piaskownica Tectonics.
  • 2
  • GNU Lesser General Public License v3.0 only

Xilinx-DPUV3.0-Vivado-Proj

Integracja Deep Learning Processing Unit (DPU IP) z Application Processing Unit (APU) przy użyciu (Zynq-7000 PS) w pakiecie Xilinx Vivado Design Suite.
  • 2

es4

Kod dla Tufts ES4 Wprowadzenie do elektroniki cyfrowej.
  • 2
  • MIT

Arcade-MCR3_MiSTer

Gry zręcznościowe: Midway MCR3.
  • 2

Smallpond

Całkowicie nowa architektura RISC stworzona w CSE 490.
  • 2
  • MIT

BBC_DemiSTify

DemiSTify'ed BBC micro.
  • 0

sin_lut

Prosta, sparametryzowana tabela wyszukiwania sinusów.
  • 0

VHDL_real_time_simulation

Prosty projekt na wpis na bloga z syntezowalnymi modelami konwerterów buck.
  • 0
  • MIT

TDP-11

  • 0

hlsVHDL_floating_point

  • 0
  • MIT

MultiCPU_Microprocessor

To był ostatni projekt dla CS-401 Computer Architecture. Mikroprocesor został zbudowany przy użyciu VHDL w Xilinx Vivado. Moja grupa postanowiła zbudować coś w rodzaju GPU, które mogłoby wykonywać wiele prostych obliczeń jednocześnie.
  • 0

EdgeDetectionAccelerator

Akcelerator wykrywania krawędzi obrazu oparty na FPGA.
  • 0
  • MIT

MaquinaDeVendas

Projeto apresentado para obtenção de nota parcial na disciplina de Circuítos Digitais, da Universidade Tecnológica Federal do Paraná, camp Apucarana..
  • 0