Biblioteki napisane w VHDL

spi-fpga

SPI master i SPI slave dla FPGA napisane w VHDL.
  • 132
  • MIT

ethernet_mac

Tri-mode (10/100/1000) full-duplex FPGA Ethernet MAC w VHDL.
  • 126
  • GNU General Public License v3.0

w11

Rdzeń procesora PDP-11/70 i SoC.
  • 111
  • GNU General Public License v3.0 only

Rudi-RV32I

Podstawowy procesor RISCV obsługujący instrukcje RV32I w języku VHDL.
  • 98
  • MIT

sdram-fpga

Rdzeń FPGA dla prostego kontrolera SDRAM.
  • 96
  • MIT

deniser

Wymiana chipa Amigi Denise.
  • 82

dvb_fpga

Implementacja RTL komponentów dla DVB-S2.
  • 79
  • GNU General Public License v3.0

fpga_puf

:key: Niezależny od technologii moduł sprzętowy z funkcją fizyczną nieklonowalną (PUF) dla dowolnego układu FPGA.
  • 79
  • BSD 3-clause "New" or "Revised"

PipelineC-Graphics

Demo grafiki.
  • 77

AXI4

Komponenty weryfikacyjne AXI4 Full, Lite i AxiStream. Komponenty AXI4 Interface Master, Responder i weryfikacja pamięci. Elementy weryfikacji nadajnika i odbiornika AxiStream.
  • 77
  • GNU General Public License v3.0

neoTRNG

🎲 Mały i niezależny od platformy generator liczb losowych dla dowolnego układu FPGA.
  • 75
  • BSD 3-clause "New" or "Revised"

fpga-fft

Wysoce zoptymalizowany rdzeń strumieniowego FFT oparty na 4-etapowym dużym algorytmie FFT Baileya.
  • 71
  • GNU General Public License v3.0

uart-for-fpga

Prosty kontroler UART dla FPGA napisany w VHDL.
  • 69
  • MIT

CoPro6502

Implementacje FPGA procesorów BBC Micro Co (65C02, Z80, 6809, 68000, x86, ARM2, PDP-11, 32016).
  • 68
  • GNU General Public License v3.0 only

R3DUX

  • 58
  • GNU General Public License v3.0 only

mc1

Komputer (FPGA SoC) oparty na procesorze MRISC32-A1.
  • 48
  • zlib

NN_RGB_FPGA

Projekt FPGA sieci neuronowej do wykrywania kolorów.
  • 44
  • MIT

catapult-v3-smartnic-re

Dokumentowanie kart Catapult v3 SmartNIC FPGA (Dragontails Peak i Longs Peak).
  • 40

neoapple2

Port Apple2fpga Stephena A. Edwardsa na PYNQ-Z1 (Xilinx Zynq FPGA), aby emulować Apple II +..
  • 40

Apple-II_MiSTer

Apple II+ dla MiSTer.
  • 40

neorv32-setups

📁 Projekty NEORV32 i przykładowe konfiguracje dla różnych układów FPGA, płytek i łańcuchów narzędzi (open source).
  • 37
  • BSD 3-clause "New" or "Revised"

fpu

Biblioteka zmiennoprzecinkowa IEEE 754 w system-verilog i vhdl (przez taneroksuz).
  • 34
  • Apache License 2.0

vhdl-tutorial

  • 34
  • GNU General Public License v3.0 only

ZPUFlex

Wysoce konfigurowalny i kompaktowy wariant rdzenia procesora ZPU.
  • 32

bonfire-cpu

Implementacja RISC-V zoptymalizowana pod kątem FPGA (RV32IM).
  • 31
  • GNU General Public License v3.0

C128_MiSTer

[Przeniesiono do: https://github.com/MiSTer-devel/C128_MiSTer] (przez eriks5).
  • 30

a2i

Rdzeń A2I był używany jako procesor ogólnego przeznaczenia dla BlueGene/Q, następcy superkomputerów BlueGene/L i BlueGene/P (przez OpenPOWERFoundation).
  • 25
  • GNU General Public License v3.0

FPGA-Vision

Dowiedz się więcej o przetwarzaniu obrazu za pomocą układu FPGA. Wykłady wideo wyjaśniają algorytm i implementację wykrywania pasa ruchu dla pojazdów samochodowych. Prawdziwy sprzęt jest dostępny jako zdalne laboratorium.
  • 25
  • GNU General Public License v3.0

fpga_torture

🔥 Niezależny od technologii test warunków skrajnych FPGA: maksymalne wykorzystanie logiki i wysokie dynamiczne zużycie energii.
  • 25
  • BSD 3-clause "New" or "Revised"

Compliance-Tests

Testy oceniające obsługę funkcji VHDL 2008 i VHDL 2019.
  • 24
  • Apache License 2.0