Biblioteki napisane w Verilog
darkriscv
Opensouce Rdzeń procesora RISC-V zaimplementowany w Verilog od podstaw w ciągu jednej nocy!
- 1.7k
- BSD 3-clause "New" or "Revised"
corundum
Oparta na architekturze FPGA karta sieciowa typu open source i platforma do obliczeń w sieci.
- 1.2k
- GNU General Public License v3.0
OpenROAD
Zunifikowana aplikacja OpenROAD implementująca przepływ RTL-to-GDS. Dokumentacja na https://openroad.readthedocs.io/en/latest/.
- 910
- BSD 3-clause "New" or "Revised"
open-fpga-verilog-tutorial
Dowiedz się, jak projektować systemy cyfrowe i syntezować je w układ FPGA przy użyciu wyłącznie narzędzi typu open source.
- 679
- GNU General Public License v3.0 only
apio
:seedling: Ekosystem open source dla otwartych płyt FPGA.
- 650
- GNU General Public License v3.0 only
USB_C_Industrial_Camera_FPGA_USB3
Pliki źródłowe i dokumentacyjne dla projektu kamery przemysłowej USB C. To repozytorium zawiera płytki PCB, FPGA, kamerę i USB wraz z oprogramowaniem układowym FPGA i źródłem oprogramowania układowego kontrolera USB.
- 553
riscv_vhdl
Przenośna implementacja RISC-V System-on-Chip: RTL, debugger i symulatory.
- 519
- Apache License 2.0
OpenTimer
Wysokowydajne narzędzie do analizy taktowania dla systemów VLSI.
- 437
- GNU General Public License v3.0
CFU-Playground
Chcesz szybszy procesor ML? Zrób to sam! — Framework do gry z niestandardowymi kodami operacyjnymi w celu przyspieszenia TensorFlow Lite dla mikrokontrolerów (TFLM)...... Samouczek online: https://google.github.io/CFU-Playground/ Dokumenty referencyjne można znaleźć pod linkiem poniżej.
- 393
- Apache License 2.0
basejump_stl
BaseJump STL: standardowa biblioteka szablonów dla SystemVerilog.
- 369
- GNU General Public License v3.0