Biblioteki napisane w Verilog

picorv32

PicoRV32 — procesor RISC-V o zoptymalizowanym rozmiarze.
  • 2.5k
  • ISC

darkriscv

Opensouce Rdzeń procesora RISC-V zaimplementowany w Verilog od podstaw w ciągu jednej nocy!
  • 1.7k
  • BSD 3-clause "New" or "Revised"

verilog-ethernet

Komponenty Verilog Ethernet do implementacji FPGA.
  • 1.6k
  • MIT

corundum

Oparta na architekturze FPGA karta sieciowa typu open source i platforma do obliczeń w sieci.
  • 1.2k
  • GNU General Public License v3.0

hdl

Biblioteki i projekty HDL.
  • 1.2k
  • GNU General Public License v3.0

zipcpu

Mały, lekki, miękki rdzeń procesora RISC.
  • 1.1k

serv

SERV — procesor szeregowy RISC-V.
  • 1.1k
  • ISC

verilog-axi

Komponenty Verilog AXI do implementacji FPGA.
  • 992
  • MIT

oh

Biblioteka Verilog dla projektantów układów ASIC i FPGA (autor: aolofsson).
  • 971
  • MIT

OpenROAD

Zunifikowana aplikacja OpenROAD implementująca przepływ RTL-to-GDS. Dokumentacja na https://openroad.readthedocs.io/en/latest/.
  • 910
  • BSD 3-clause "New" or "Revised"

openc910

OpenXuantie — rdzeń OpenC910.
  • 844
  • Apache License 2.0

uhd

Repozytorium sterowników sprzętowych USRP™.
  • 821
  • GNU General Public License v3.0

riscv

Rdzeń procesora RISC-V (RV32IM) (przez ultraembedded).
  • 813
  • BSD 3-clause "New" or "Revised"

vortex

  • 802
  • BSD 3-clause "New" or "Revised"

verilog-pcie

Komponenty Verilog PCI Express.
  • 713
  • MIT

open-fpga-verilog-tutorial

Dowiedz się, jak projektować systemy cyfrowe i syntezować je w układ FPGA przy użyciu wyłącznie narzędzi typu open source.
  • 679
  • GNU General Public License v3.0 only

apio

:seedling: Ekosystem open source dla otwartych płyt FPGA.
  • 650
  • GNU General Public License v3.0 only

OpenFPGA

Generator IP FPGA typu open source (przez lnis-uofu).
  • 607
  • MIT

biriscv

32-bitowy superskalarny procesor RISC-V.
  • 598
  • Apache License 2.0

microwatt

Mały softcore Open POWER ISA napisany w VHDL 2008.
  • 564
  • GNU General Public License v3.0

USB_C_Industrial_Camera_FPGA_USB3

Pliki źródłowe i dokumentacyjne dla projektu kamery przemysłowej USB C. To repozytorium zawiera płytki PCB, FPGA, kamerę i USB wraz z oprogramowaniem układowym FPGA i źródłem oprogramowania układowego kontrolera USB.
  • 553

riscv_vhdl

Przenośna implementacja RISC-V System-on-Chip: RTL, debugger i symulatory.
  • 519
  • Apache License 2.0

riscv-formal

Ramy formalnej weryfikacji RISC-V.
  • 489
  • ISC

OpenTimer

Wysokowydajne narzędzie do analizy taktowania dla systemów VLSI.
  • 437
  • GNU General Public License v3.0

vroom

VRroom! Procesor RISC-V (od MoonbaseOtago).
  • 403
  • GNU General Public License v3.0 only

CFU-Playground

Chcesz szybszy procesor ML? Zrób to sam! — Framework do gry z niestandardowymi kodami operacyjnymi w celu przyspieszenia TensorFlow Lite dla mikrokontrolerów (TFLM)...... Samouczek online: https://google.github.io/CFU-Playground/ Dokumenty referencyjne można znaleźć pod linkiem poniżej.
  • 393
  • Apache License 2.0

litepcie

Niewielkie rozmiary i konfigurowalny rdzeń PCIe.
  • 385
  • GNU General Public License v3.0

basejump_stl

BaseJump STL: standardowa biblioteka szablonów dla SystemVerilog.
  • 369
  • GNU General Public License v3.0

wb2axip

Mosty autobusowe i inne drobiazgi.
  • 368

convolution_network_on_FPGA

Akceleracja CNN na virtex-7 FPGA z verilog HDL.
  • 345