Biblioteki napisane w Verilog

xfcp

Rozszerzalna platforma sterowania FPGA.
  • 44
  • MIT

zbasic

Odsłonięty, podstawowy system ZipCPU przeznaczony zarówno do testowania, jak i szybkiej integracji z nowymi systemami.
  • 38

interpolation

Techniki interpolacji cyfrowej stosowane w cyfrowym przetwarzaniu sygnałów.
  • 37

Verilog_Calculator_Matrix_Multiplication

To jest prosty projekt, który pokazuje, jak pomnożyć dwie macierze 3x3 w Verilog.
  • 37
  • Mozilla Public License 2.0

NTHU-ICLAB

清華大學 | 積體電路設計實驗 (IC LAB) | 110上.
  • 34

MiSTery

Rdzeń Atari ST/STe dla układów FPGA.
  • 30

demo-projects

Projekty demonstracyjne dla różnych płyt Kintex FPGA (przez openXC7).
  • 30
  • BSD 3-clause "New" or "Revised"

Arcade-TMNT_MiSTer

Konami Teenage Mutant Ninja Turtles na platformę MiSTer FPGA.
  • 29
  • GNU General Public License v3.0 only

MiSTerFPGA_YC_Encoder

Wszystkie prace związane z koderem YC / NTSC i PAL dla MiSTerFPGA.
  • 29
  • MIT

fftdemo

Demonstracja pokazująca, jak można skompilować kilka komponentów, aby zbudować symulowany spektrogram.
  • 28

neorv32-verilog

♻️ Przekształć procesor NEORV32 w syntezowalny moduł listy sieci typu Verilog przy użyciu GHDL.
  • 28
  • BSD 3-clause "New" or "Revised"

a2o

Rdzeń A2O był kontynuacją A2I, napisany w Verilog i obsługiwał mniejszą liczbę wątków niż A2I, ale wyższą wydajność na wątek, wykorzystując wykonywanie poza kolejnością (zmiana nazwy rejestru, stacje rezerwacji, bufor uzupełniania) i sklep kolejka. Jest teraz aktualizowany pod kątem zgodności i integracji z otwartymi projektami. (przez Fundację OpenPOWER).
  • 27
  • GNU General Public License v3.0

FPGA_RealTime_and_Static_Sobel_Edge_Detection

Rulonowa implementacja wykrywania krawędzi Sobel w aparacie OV7670 i na zdjęciach.
  • 27
  • MIT

dbgbus

Zbiór szyn debugujących opracowany i zaprezentowany na stronie zipcpu.com.
  • 27

jt89

sn76489an kompatybilny rdzeń Verilog, z naciskiem na implementację FPGA i kompatybilność Megadrive/Master System.
  • 26
  • GNU General Public License v3.0 only

gateware

Submoduły IP, sformatowane w celu ułatwienia integracji CI.
  • 24
  • GNU General Public License v3.0

boxlambda

Piaskownica mikrokomputerowa oparta na FPGA do eksperymentowania z oprogramowaniem i RTL.
  • 24
  • MIT

psram-tang-nano-9k

Kontroler open source PSRAM/HyperRAM dla Sipeed Tang Nano 9K / Gowin GW1NR-LV9QN88PC6/15 FPGA.
  • 24
  • Apache License 2.0

CPLD-Guide

Przewodnik po złożonych programowalnych urządzeniach logicznych (CPLD).
  • 21

FPGA_OV7670_Camera_Interface

Streaming w czasie rzeczywistym z kamery OV7670 przez VGA z rozdzielczością 640x480 przy 30 klatkach na sekundę.
  • 21
  • MIT

Rosebud

Ramy dla rozwoju Middlebox z akceleracją FPGA.
  • 20
  • MIT

color3

Informacje o karcie eeColor Color3 HDMI FPGA.
  • 19
  • MIT

RISC-V

Implementacja projektu rdzenia RV32I w Verilog HDL z rozszerzeniem Zicsr.
  • 19
  • MIT

ice40_power

Analiza mocy urządzeń ICE40UP5K-SG48.
  • 18
  • MIT

arrowzip

Oparta na ZipCPU demonstracja płyty MAX1000 FPGA.
  • 17

icozip

Port demonstracyjny ZipCPU dla icoboard.
  • 16

caravel_fulgor_opamp

Przetestuj chip OpAmp ogólnego przeznaczenia za pomocą Skywater SKY130 PDK.
  • 15
  • Apache License 2.0

FusionConverter

Pliki projektowe dla otwartego sprzętowo konwertera NeoGeo MVS na AES.
  • 15
  • GNU General Public License v3.0 only

dyract

Repozytorium Open Source DyRACT.
  • 14

cia-verilog

Implementacja 8250 Complex Interface Adapter (CIA) w Verilog.
  • 14