Biblioteki napisane w Verilog

ice-chips-verilog

IceChips to biblioteka wszystkich popularnych dyskretnych urządzeń logicznych w Verilog.
  • 105
  • GNU General Public License v3.0 only

Haasoscope

Dokumentacja, projekt, oprogramowanie układowe i oprogramowanie dla Haasoscope.
  • 104
  • MIT

cpus-caddr

Oparta na FPGA maszyna MIT CADR lisp - przepisana na nowoczesny verilog - uruchamia się i działa.
  • 99

riscv-ocelot

Ocelot: niesprawna maszyna Berkeley z obsługą V-EXT.
  • 98
  • BSD 3-clause "New" or "Revised"

colorlight-led-cube

Kostka LED 64x64 oparta na płytce sterownika LED Colorlight 5a-75B.
  • 89
  • GNU General Public License v3.0 only

Gameboy_MiSTer

Gameboy dla MiSTera.
  • 89

sdspi

Kontroler karty SD, wykorzystujący interfejs SPI, który jest (opcjonalnie) współdzielony.
  • 88

OpenSERDES

Cyfrowo syntezowalna architektura dla SerDes przy użyciu technologii Skywater Open PDK 130 nm.
  • 87
  • GNU General Public License v3.0 only

riscv

Implementacja Verilog rdzenia RISC-V (przez ataradov).
  • 82
  • BSD 3-clause "New" or "Revised"

rt

W pełni sprzętowy Ray-Tracer w czasie rzeczywistym (autor: tomverbeure).
  • 76

freepdk-45nm

Zestaw projektowy ASIC dla FreePDK45 + Nangate do użytku z mflowgen.
  • 76

dpll

Zbiór projektów związanych z pętlą fazową (PLL).
  • 76

xenowing

„Co będzie dalej? Super Mario 128? Właściwie to właśnie chcę robić”.
  • 75
  • Apache License 2.0

basic-ecp5-pcb

Projekt referencyjny dla Lattice ECP5 FPGA. Wyposażony w interfejs Raspberry Pi i 6 modułów PMOD.
  • 73
  • Creative Commons Zero v1.0 Universal

wbscope

Zakres sterowany wahaczem dla układów FPGA.
  • 65

panologic

Informacje o inżynierii odwrotnej PanoLogic Zero Client G1.
  • 64

Hazard3

3-stopniowy procesor RV32IMACZb* z debugowaniem.
  • 60
  • Apache License 2.0

verilog-65C02-microcode

Mikroprocesor 65C02 w verilog, mały rozmiar, zmniejszona liczba cykli, interfejs asynchroniczny.
  • 58

MegaCD_MiSTer

Mega CD dla MiSTer.
  • 57
  • GNU General Public License v3.0 only

airisc_core_complex

Rdzeń procesora Fraunhofer IMS. RISC-V ISA (RV32IM) z dodatkowymi urządzeniami peryferyjnymi do wbudowanych aplikacji AI i inteligentnych czujników.
  • 57
  • GNU General Public License v3.0

qspiflash

Zestaw kontrolerów Flash SPI kontrolowanych przez Wishbone.
  • 56

wokwi-verilog-gds-test

  • 55
  • Apache License 2.0

Bluster

Zamiennik CPLD dla A2000 Buster.
  • 55
  • GNU General Public License v3.0

opencpi

Otwarta infrastruktura przenośności komponentów.
  • 54
  • GNU General Public License v3.0

riscv-formal

Ramy formalnej weryfikacji RISC-V (przez YosysHQ).
  • 54
  • ISC

spam-1

Implementacja sprzętowa 8-bitowego procesora Home Brew, w tym symulacja Verilog, asembler, kompilator „C”, a to repozytorium zawiera również moje badania i wiedzę. Zobacz także projekt Hackaday. IO. https://hackaday.io/project/166922-spam-1-8-bit-cpu.
  • 51
  • Mozilla Public License 2.0

FPGA_Book_Experiments

Moje zrealizowane projekty z książki "FPGA Prototyping by Verilog Examples" autorstwa Pong P. Chu.
  • 48
  • MIT

Examples

  • 45
  • MIT

clockport_pi_interface

Port zegara Amigi do interfejsu Raspberry Pi.
  • 45
  • GNU General Public License v3.0 only

zerosoc

Demo SoC dla SiliconCompiler..
  • 44