Biblioteki napisane w SystemVerilog
cva6
CORE-V CVA6 to 6-etapowy procesor RISC-V klasy aplikacji zdolny do uruchamiania systemu Linux.
- 1.8k
- GNU General Public License v3.0
ibex
Ibex to mały 32-bitowy rdzeń procesora RISC-V, wcześniej znany jako zero-riscy.
- 1.0k
- Apache License 2.0
cv32e40p
CV32E40P to zamówiony 4-stopniowy procesor RISC-V RV32IMFCXpulp oparty na RI5CY firmy PULP-Platform.
- 739
- GNU General Public License v3.0
axi
Syntetyzowalne moduły IP AXI SystemVerilog i infrastruktura weryfikacyjna dla wydajnej komunikacji na chipie.
- 737
- GNU General Public License v3.0
scr1
SCR1 to wysokiej jakości rdzeń MCU RISC-V typu open source w Verilog.
- 672
- GNU General Public License v3.0
lowrisc-chip
Repozytorium root dla projektów lowRISC i demonstracji FPGA.
- 554
- GNU General Public License v3.0
pcileech-fpga
Moduły FPGA używane razem z oprogramowaniem atakującym PCILeech Direct Memory Access (DMA).
- 426
projf-explore
Projekt F ożywia układy FPGA dzięki ekscytującym projektom typu open source, na których można budować.
- 423
- MIT
black-parrot
Zgodny z Linuksem wielordzeniowy procesor RISC-V dla całego świata.
- 423
- BSD 3-clause "New" or "Revised"
pulpissimo
Jest to projekt najwyższego poziomu dla Platformy PULPissimo. Tworzy instancję systemu open source PULPissimo z domeną PULP SoC, ale bez klastra.
- 305
- GNU General Public License v3.0
cvfpu
Parametryczna jednostka zmiennoprzecinkowa z obsługą standardowych formatów i operacji RISC-V oraz formatów transprecyzji.
- 288
- Apache License 2.0
Coyote
Ramy udostępniające abstrakcje systemu operacyjnego oraz szereg współdzielonych usług sieciowych (RDMA, TCP/IP) i usług pamięci dla popularnych nowoczesnych platform heterogenicznych. (przez fpgasystems).
- 124
- MIT
eurorack-pmod
Sprzęt i oprogramowanie do rozpoczęcia pracy z syntezą dźwięku opartą na FPGA z narzędziami open source.
- 113
- GNU General Public License v3.0
ravenoc
RaveNoC to konfigurowalny HDL NoC (Network-On-Chip) odpowiedni dla MPSoC i różnych aplikacji MP.
- 95
- MIT
analogue-pocket-utils
Zbieranie IP i informacji o tym, jak rozwijać dla openFPGA i Analogue Pocket.
- 71
- MIT
BrianHG-DDR3-Controller
Kontroler DDR3 v1.60, 16 portów do odczytu/zapisu, konfigurowalne szerokości, priorytet, rozmiar automatycznego zwiększania ilości danych i pamięć podręczna na każdym porcie. Wielookienkowy kontroler wideo VGA/HDMI z warstwami alfa. Dokumenty i TB w zestawie..
- 50
